הדוח עוסק בתכנון ובדיקת דקודר (Decoder) דיגיטלי בטכנולוגיית CMOS, תוך ניתוח שלבי pre-decoding ו-post-decoding והאופן בו הם משפיעים על ביצועי המעגל. העבודה כוללת בנייה של מעגל המבוסס על שערי NAND בלבד, בחינת ההתנהגות הלוגית באמצעות סימולציות ב-Virtuoso, ובדיקה של צריכת האנרגיה, ההספק הסטטי והדינמי וזמני העיכוב (tpd). בנוסף, בוצעה אופטימיזציה של גודל הטרנזיסטורים כדי לשפר את ביצועי המעגל ולבחון את הטרייד-אוף בין מהירות המעגל לצריכת האנרגיה