הדוח עוסק בתכנון, מימוש ובדיקת מונה דיגיטלי (Digital Counter) תוך שימוש ב-T Flip-Flop ושערים לוגיים בטכנולוגיית CMOS. העבודה כוללת יצירת מונה 4 ביט, בדיקת התנהגות המעגל באמצעות סימולציות, וכן ניתוח ביצועי המונה מבחינת עיכובים, זמני הגדרה (Setup Time) וזמני החזקה (Hold Time). בנוסף, בוצעה אופטימיזציה של התדר המקסימלי של המעגל ונבדק המסלול הקריטי (Critical Path) שמשפיע על המהירות המרבית שבה המונה יכול לפעול.