סיכום מאמר מדעי בנושא "Stall Cycle Redistribution in a Transparent Fetch Pipeline" הקדמה- הגדרת הבעיה במהלך השנים האחרונות הכוח של המחשב גדל פי 2 בממוצע לכל דור של ארכיטקטורת מחשבים,  ואילו צפיפות הכוח גדלה בין 30%~80%.
זהו חיסרון משמעותי שכן יש לצפות, באם תמשך המגמה הנוכחית, עלייה משמעותיות בווֹלְטָז' במקביל לדליפה (Leakage) משמעותית שכן זו האחרונה תלויה בטמפ'. חסרונות אלה גורמים לכך כי ההספק וצפיפות ההספק הם ההגבלים העיקריים המוטלים על ביצועים של מיקרו מעבדים מודרניים.
 עד 70% מההספק הדינאמי הנצרך שייך למערכת ה-Clocking  של המחשב. כתוצאה מכך, ה- clock gating  הפך להיות אמצעי יעיל והכרחי להפחתת ההספק הדינאמי.  הclock-tree  צורך יותר מ-50% של ההספק הדינאמי. הספק זה אשר מושפע ממרכיבים של לוגיקה הצירופית אשר ערכיה משתנים בכל פולס שעון;  והספק הנצרך מה- Clock buffer tree בתכנון.  כל אחד ממרכבים אלה משפיע בתורו על מידת הצריכה וההספק של המעבד. בשל החסרונות המתקיימים בשעת עלייה בהספק ובצפיפות ההספק, מחקרים רבים מנסים למצור דרך לחסוך בכוח עם פגיעה מינימאלית בביצוע המעבד. במחקרם של Hill  ו- Lipasti (2006) נעשה ניסיון להפחית את צריכת הכוח על ידי שימוש בטכנולוגיית הצנרת השקופה.